|
摘 要：介绍了直接扩频序列扩频定位系统的中频数字接收机的设计和实现，讨论了该中频数字化接收机的几个关键问题，包括中频数字化、数字下变频、PN码捕获和载波同步，并给出了他们的FPGA的解决方案。 关键词：中频数字化；数字下变频；PN码捕获；载波同步 随着卫星定位系统的发展，对定位系统接收机的性能要求日益提高，实现信号的数字接收变得非常重要。FPGA器件具有速度快、密度高、功耗低、可配置性强等特点，可以简化系统设计、提高系统的稳定性和缩短开发周期，已经广泛地应用于复杂电路的设计中。 根据某系统的设计要求，研制了适合于低信噪比条件下，直扩的软件无线电接收机设备。系统要求灵敏度为－30 dBm(mW取10log)时，误码率＜10－5，且要求接收机的体积如手机大小的直扩软件无线电的接收机。选取Actel公司的ProASICPlus系列，他是采用Flash存储技术的现场可编程门阵列(FPGA)的第二代产品，并以该系列芯片为核心，将中频以下的处理功能全部放在FPGA中完成。本文介绍的中频数字接收机采用高性能的ProASICPlus芯片，很好地解决了在低信噪比条件下数字接收机中的几个关键问题。 1 系统设计的几个关键问题 中频数字接收机主要有以下几个关键问题：模数转换模块、数字下变频、PN码的相关捕获跟踪和相关载波提取。图1给出了中频数字相关接收机的总体设计与具体实现结构。 1．1 模数转换模块 中频数字化单元模数转换部分由数控增益放大器与ADC的AD6640组成。数控放大电路将输出的信号的峰峰值控制于1．5～2．0 V之间。AD6640是为了宽带和多信道数字无线接收机而推出的12 b中频快速采样ADC，他的温度范围为－40～185℃。 
AD6640芯片可以提供高达65 MS/s的采样速率、80 dB的SFDR，他的所有差分模拟输入阶段具有300 MHz输入带宽特征，直接采样的中频频率可以高达70 MHz。该芯片在5 V供电的时候，功耗仅为710 mW。模数转换所有需要的功能，包括输入缓冲、跟踪保持放大、数字纠错以及2．4 V参考电压都是由AD6620芯片来提供。关于采样速率的选择，该处采用欠采样技术。所谓欠采样技术就是对于带通信号(频率属于fL～fH之间)而言，只要采样频率fT满足： 
就可以防止信号频谱听混叠。但为了满足后端伪随机码捕获与同步的需要(一个码片周期内应有不小于3个采样点)，采样速率应大于2B，且为2B的整数倍(B为伪码速率)。对于速率为4．08 MHz的PN码，系统取32．64 MHz的采样频率。 1．2 数字下变频 通过数字下变频(Digital Down Conversion，DDC)，将采样后的载频信号变换成零中频信号是数字中频处理的最终目的。零中频信号就是零载频的信号，也称基带信号。DDC由本地NCO、数字混频器和低通FIR滤波器组成，图2给出了其实现框图。DDC工作时，每向DDC输出一个信号的采样样本，NCO就增加一个2π·fLo/fs相位增量，然后，以Σ2π·fLo/fs相位累加角度作为地址，检查地址上的数值并输出到数字混频器，与样本相乘。乘积样本再经过低通滤波器输出，即完成了数字下变频。 
数控本振由三部分组成：相位累加器、相位加法器及正弦表只读存储器。相位累加器的作用就是将数字本振频率和本振偏移频率之和转换成相位，每来一个时钟脉冲，相位在原来的基础上增加一个相位增量，相位加法器的功能是设置一定的初始相位以满足某些应用的需要。相位的正弦值用查正弦表(Look UpTable，LUT)的方法实现。过程如下： 
其中：n是输入的LUT的地址，N是LUT的采样数，sin［n］是在点2πn/N处的正弦值，cos［n］是在点2πn/N处的余弦值。当n从0到N改变的时候，LUT会输出一个完整的正余弦值。考虑到正弦信号的对称性，只存放1/4的波形，其余3个象限的波形通过简单换算完成。如果采样速率刚好是数字中频的4倍，那么乘以正弦波就相当于乘以0，1，0和－1，乘以余弦波就相当于乘以1，0，－1和0。
Actel公司ProASICPlus系列FPGA产品中有丰富的IPCORE，正弦/余弦信号查找表、滤波器等都可以用IPCORE简单、方便地实现，性能也能满足要求。在FPGA中实现并行乘法，占用内部资源较多，乘法器的速度成为系统的瓶颈。考虑采用流水线结构设计，在各部分乘积的加法运算之间插入寄存器，将漫长的进位过程分摊到各级寄存器之间去执行并注意各级的时延均化。乘法器的速度由两级寄存器间的延时决定，这样做有利于提高系统时钟。由于FPGA是寄存器增强型器件，这种方法所付出的面积代价并不大。 1．3 PN码捕获 PN码的捕获与跟踪式直扩系统的关键处理过程直接影响系统的性能。PN码的捕获主要有以下几种方法：单步进搜索法、滑动相关法、序列估计法、多驻留式搜索、复码法、双门限法和匹配滤波器法等。上述几种方法有的实现起来虽然简单但捕获时间太长(如单步进和滑动相关法)，有些对噪声过于敏感不适用于扩频通信系统(如序列估计法和复码法)；有些虽然捕获时间较单步进有一定的缩短但电路也复杂了许多，付出的代价太大(如多驻留式搜索和双门限判决法)；另一些则受限于实现所必须的元器件扩频益做不高(如匹配滤波器法)。 在本系统中，用本地匹配滤波器h(n)对一个信息符号中的采样数据做循环相关，找出所有相关值中的最大值的位置，即为伪码同步点。而两信号的循环相关可以通过FFT运算完成，从而节省大量运算时间，其原理如下： 设x(n)，h(n)的长度均为N(N为2的整数次幂)，对他们分别做N点FFT，记： 
通过FPGA编程，利用ProASICPlus系列芯片的以下3个特点：
(1)利用内部的IPCORE存取速度快的性能特点，采用“双蝶形”结构并行处理。
(2)采用了块浮点算法解决精度问题。
(3)利用模块化的设计、易于扩展的特点，在对数据实现FFT运算前对数据进行去支流、加窗以及FFT运算后进行求模平方。采用FPGA实现FFT，完成系统的伪码同步捕获，运算时间只有常规串行捕获的百分之一，满足性能要求。 1．4 载波同步 PSK信号实质上就是恒包络的抑载双边带信号。基于这一特点，一般采用相干检测的方法解调。因此，必须在接收端恢复出与发送载波同频同相的相干载波，这一过程称为载波同步，也称为载波提取。实现载波同步是PSK信号相干解调得以进行的前提和基础。 直扩接收机一般在解扩后通过锁相环(如科斯塔斯环(costas))来实现载波同步。信号载频的偏移主要包括多普勒频移和收发端本振固有频差两部分，后者一般比较稳定且绝对值较小，在高动态环境下，多普勒效应的影响会使接收机输入信号产生了较大的频移。 本设计采用同相正交环又称科斯塔斯环，其组成如图3所示。 
环路滤波器的设计采用数字理想积分器。 图4为二阶数字锁相环的实现结构，他的理想二阶环路传函为： 
改变G1和G2可以改变环路带宽，但必须满足环路的稳定性能的要求。
当环路的捕获带较窄，而需要捕获的频带范围相对较大时，可以对VCO先置一个偏置电压，该电压可用图5所示的方法得到。 
2 结 语 本文结合直接序列扩频定位系统的中频数字接收机的实现，较详细地讨论了这种采用FPGA技术，实现模数转换、数字下变频、PN码捕获和载波同步设计中的几个关键问题。由于采用了灵活性高、高度集成、在线可编程的ProASICPlus系列FPGA芯片。因此，在这个硬件平台上只需要对FPGA的加载程序加以修改，便可以实现其他系统的中频数字接收，希望能对理解和设计这种中频数字化的接收机有所帮助。 参考文献 ［1］杨小牛，楼才义，徐建良．软件无线电原理与应用［M］．北京：电子工业出版社，2001．
［2］霍姆斯JK．相干扩展频谱系统［M］．梁振兴，蔡开基译．北京：国防工业出版社，1991．
［3］周资伟，王世练，高凯，等．直扩遥测中频数字接收机的实现［J］．测控技术与设备，2003，29(6)．
［4］曹志刚，钱亚生．现代通信原理［M］．北京：清华大学出版社，1992．
［5］张厥盛，郑继禹，万心平．锁相技术［M］．西安：西安电子科技大学出版社，1998．
|
